CLIPPEDIMAGE= JP358178529A

PAT-NO: JP358178529A

DOCUMENT-IDENTIFIER: JP 58178529 A

TITLE: HYBRID INTEGRATED CIRCUIT DEVICE

PUBN-DATE: October 19, 1983

INVENTOR-INFORMATION:

NAME

KONDO, TAKASHI

ASSIGNEE-INFORMATION:

NAME COUNTRY MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP57063012

APPL-DATE: April 13, 1982

INT-CL (IPC): H01L021/60

## ABSTRACT:

PURPOSE: To reduce the area to be occupied by a circuit board by a method

wherein a hole smaller in size than the semiconductor chip to be attached to

the periphery of the hole is provided on the circuit board, a multiplicity of

wiring conductors are fixed to the periphery of the hole, the semiconductor

chip is bonded to the rear-side opening of the through hole, and the electrodes

of the chip are connected to the front-side wiring conductors by means of wires running through the hole.

CONSTITUTION: A hole 11a with its size smaller than a semiconductor chip 13 is

cut through a circuit board 11, and wiring conductors 12 extend outward on the

circuit board 11 from the periphery of the hole 11a. The periphery of the chip

13 is fixed with an adhesive tightly to the periphery of the rear-side opening

of the through hole 11a and wires 14 are connected to the electrodes provided

on the chip 13. The wires 14 are let through the hole 11a to be bonded to the

wiring conductors 12 on the front side of the circuit board 11. A process

follows wherein the upper surface of the chip 13, and the wires

14 are sealed by the sealant 15 such as silicone or epoxy. A wire-bonded device designed in this way occupies only the same package area as a flip-chip does regardless of its nature.

COPYRIGHT: (C) 1983, JPO&Japio

(19) 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭58-178529

(1) Int. Cl.<sup>3</sup>
H 01 L 21/60

識別記号

庁内整理番号 6819-5F ❸公開 昭和58年(1983)10月19日

発明の数 1 審査請求 有

(全 4 頁)

# **分混成集積回路装置**

顧

顧 昭57-63012

②特②出

願 昭57(1982) 4月13日

⑩発 明 者 近藤隆

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社エル・エス・アイ研 究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

砂代 理 人 弁理士 葛野信一

外1名

附 細 1

1. 発明の名称

進成集積回路裝置

#### 2. 存許請求の範囲

(1) 所要部分に所定形状を有する其通孔が形成された回路基板、との回路基板の第1の表面上に上記其通孔の周線から伸びるように設けられた配線等体、一方の主面の中央部の、上記其通孔の形状と同一形状の領域内に形成された電極を有したの電性が形成された上記を面の周線を上記した。 数するようにして上記主面の周線を上記に終端体での半端体テップの上記電位と上記記線等体として必要には一個を表した。 びこの半端体テップの上記電板と上記記線等体と で上記真通孔内を通して接続したポッディングワイナを備えた臨成集積回路接置。

(2) 回路基板の第2の製面に、半導体チップの 厚さより厚い厚さを有し上配解2の製面の上記半 導体チップを固着すべき部位に対応する部分に上 記半導体チップの外形寸法より大きい形状の質値 孔を形成した絶線体が設けられたことを特徴とす る特許請求の範囲第1項記載の混成集積回路装置。

5. 発明の詳細な説明

この発明は回路蒸板に半導体チップおよび外付け配品を複楽してなる洗成集積回路装置(以下「 BIC」と呼ぶ)に関するものである。

新1図(A)は従来のBICの一例の半導体チップの 回路基板への接着部を示す平面図、第1図(B)は第 1図(A)のIB-IB線での断面図である。

図にかいて、(1) 仕製面の一部に凹部 (1a)が設けられた回路基板、(2) は回路基板(1) の製面上に凹部 (1a)の貨機の上端から伸びるように形成された複数側の配額等体、(3) は第1の主面の端級に沿い互い作所定間隔をかいて複数側の電極(図示せず)が形成され第2の主面が凹部 (1a)の底面に固着された半導体テップ、(4) は半導体テップ(3) の電極(図示せず) とこれに対応する配線導体(2) とを接続するメンディングワイヤ、(5) はシリコーン・エックの製質からなり凹部 (1a)内からその周辺の回路基板(1) の表面上の一部にわたつて、半導体チップ(3)、ボンディングワイヤ(4) かよび配線等体

(2) の所製部分を覆りように施され外気から半導体チップ(3)を保護するチップコートである。

ととろで、との従来例のHICでは、半導体チッ ブ(3)の第2の主面を回路基板(1)の凹部(1=)の底面 にろう接して半導体チップ(3)の各電観とこれらの 置板にそれぞれ対応する配線導体(2)とをポンデイ ングワイヤ(4) で接続するいわゆるワイヤ ポンデイ ング方式であるので、半導体チップ(3)の回路基板 (1) への実装 面積 が半 事体 チップ(3) の主面の面積 よ り大きくなる。従つて、時計などに用いるHIC のように、回路基板(1)の小形化が要求される場合 には不利であるという問題があつた。その上、テ ップコート(6)の回路基板(1)との接着面積も大きく たるので、回路基板(1)の無影張係数とチップコー ト(5)の熱膨出係数との差によつてチップコート(6) 内に大きな応力が生じ、との応力によつてポンデ イングワイヤ(4)が断線するおそれがあり、信頼性 が悪いという問題ももつた。とのような問題を解 **決するために、従来、半導体チップ(3)の複数値の** 世祖をすべて突起覚ែにして、これらの突起覚他 をそれぞれの対応する配線導体(2) に同時にろう接するいわゆるフリップテップ方式が用いられて、突起電極にした半導体テップ(3) の回路基故(1) への変数面積が半導体テップ(3) の回路基故(1)を小形化するととができるが、現起電極にした半導体テップ(3) の価格がワイヤボンディング方式に用いる突起電極にした半導体テップ(3) の各突起電極をそれマップ(3) の価格より看しく高くなる。その上、突起電板にした半導体テップ(3) の各突起電板をそれぞれの対応する配線導体(2) に同時に満足すべき大れの対応するととは容易ではないので、フリッグテップ方式での製造歩智りがワイヤボンディッグ方式での製造歩智りより機く、製造コストも高くなるという欠点があつた。

との発明は、上述の欠点に触みてなされたもので、ワイヤボンデイング方式を用いながら半導体ナップの回路基故への実装面積を小さくできるように半導体ナップをよび回路基板の構造を改良することによつて、回路基故の形状を小形化すると

ともに価格を安くした NIICを提供することを目的とする。

第2図(A)はこの発明の一実施例の BICの半導体 チップの回路 基板への 装着部を示す平面図、第2 図(B)は第2図(A)の E(B-E(B) 線での断面図である。

図において、(II) は所要部分に所定形状を有する 貫通孔 (11a) が形成された回路基板、切は回路基 枚川の第1の表面上に貫通孔 (11a) の脚級から伸 びるように形成された複数側の配線導体、時は一 方の主面の中央部の、質通孔 (11a) の形状と同一 形状の領域内に複数個の電極 ( 図示せず ) が形成 された半導体チップで、 この半導体チップ時の電 後形成領域が質適孔 (11a) と一致するようにして 半導体チップ間の脚級部が回路基板 (II) の第2の状 面に接着剤で接着されている。194 は半導体チップ 13の電極 ( 図示せす ) とこれに対応する配解導体 以とを関通孔 (11a) 内を通して接続するポンディ ングワイヤ、141 はシリコーン。エボキシなどの関 脂からなり貫通孔 (11a) 内からその周辺の回路基 板(II) の第1の表面上の一部にわたつて、半導体チ ップ時の電極形成領域、ポンデイングワイヤ04 か よび配線導体的の所要部分を扱うように施され外 気から半導体テップ時を保護するテップコートで ある。

とのように構成されたとの実施例では、半導体 チップ間の外形寸法より小さい形状の貝通孔(11a) 内を通して半導体チップ時の電極とこれに対応す る配練導体以とをポンデイングワイヤ99で接続す るので、ワイヤ水ンデイング方式でありながら半 導体チップ(4)の回路基板(11)への実表面限を、フリ ップチップ方式の場合の実装面積とほぼ同一にす ることができ、回路番板川の小形化を図ることが できる。また、半導体テップ時の価格を、フリッ プチップ方式に用いる突起 電極にした半導体テッ プ目の価格より安くすることができ、しかも製造 歩實りをフリップチップ方式の場合の製造歩留り よりよくすることができるので、価格の低減を図 ることができる。単に、チップコート四の回路基 板(ii)との接着両費を、第1図に示した従来例のそ れより小さくすることができるので、これらの側

特階昭58-178529(3)

の無影法係数の差によつてチップコート(4) 内に生する応力が第1回に示した従来例のそれより小さくなって、この応力によつてポンデイングワイヤ(4) が断額するなそれが少なくなり、信頼性を向上させるととができる。

解4 図はこの発明の他の実施例のHICの半導体チップの回路遊板への要者部を示す断面図である。図にかいて、第2 図に示した実施例の符号と同一符号は同等部分を示し、その説明は省略する。時は半導体チップはの外形寸法より大きい形状の質通孔(16a)が形成され貫通孔(16a)内に回路遊板(II)に接着された半導体チップはを挿入させて回路遊板(II)に固着された絶縁体で、この絶機体では半導体チップはが外部物体と衝突して損傷するのを防止する役目をする。

とのようなとの実施例の構成では、第2凶に示した実施例と同様の効果がある上に、 純単体的によって半導体 チップ 時が保護されているので、 蝦送時における取り扱いなどが容易になる。

の中央部の上記貫通孔の形状と同一形状の領域内 に覚ែを形成し、上記製造孔と上記覚徳形成領域 とが一致するようにして上記半導体チップの上記 主面の周級部を上記回路当仮の第2の役割に囚治 して、上記半導体チップの上記電磁と上記配録導 体とを上記貝通孔内を通してポンディングワイヤ で説説するので、ワイヤポンデインク万式であり ながら上記半導体チップの上記回路基故への実装 面板をフリップチップ方式の場合の実装面後とは 使何一程変にすることができ、上記回路参放の小 形化を凶るととができる。また、上配牛導体チツ ブの価格をフリップチップ方式に用いる契起に位 にした半導体チップの価格より安くすることがで き、しかも製造歩智りをフリップテップ方式の樹 合の製造歩留りよりよくすることができるので、 価格の仏族を図るととができる。

### 4. 図面の簡単な説明

第1図(A)は従来のHICの一例の半導体ナップの 回路を収への複雑部を示す平面図、第1図(B)は第 1図(A)の[B-IB線での新面図、第2図(A)はこの

との実施例では、絶縁体的を回路基故(II) に固治したが、絶縁体的を回路基故(II) と一体構造にしてもよい。

なお、上記各契施例では、テンフョート160を数けたが、必すしもテンプョート160を致ける必要はなく、半導体テンフロがガラス被換などによつて外気から保護されている場合にはチンプョート164を発してもよい。また、上記各実施例では、半導体テンプ間の関級部を接着剤を用いて回路無板(川に固着したが、必すしもとれば接着剤に限定する必要はなく、半導体テンプ間の関級部を半出などのろう材を用いて回路無板(川に固着するようにしてもないの関係のうちの一部を半導体テンプ間の関級部に配致し、この発起電極を用いて半導体テンプの関級部に配致し、この発起電極を用いて半導体テンプの関級部を回路無板(川に固治するようにしてもよい。

以上、説明したように、この発明のHICでは、 第1の表面上に配験導体が形成された回路基板に 所定形状の質過孔を形成し、半導体チップの主面

発明の一集施例のHICの半導体チップの回路基板への機需部を示す平面図、第2図(B)は第2図(A)の [[B-IIB 離での断面図、第3図はこの発明の他の 実施例のHICの半導体チップの回路基板への装着 部を示す断面図である。

図において、(II) は回路基板、(11a) は真通孔、 (24 は配線等体、)34 は半導体チップ、(44 はボンデイングワイヤ、(54 は配験体、(16a) は真遮孔である。 なお、図中阿一符号はそれぞれ同一もしくは相

代理人 為 蚜 信 一(外1名)

当部分を示す。







